RISC-V 설계와 관련하여 질문드립니다.

학부

3.8/3.8 (전공/전체)

OPIc IH

TOEIC 900

컴퓨터 활용능력 1급

MCU 회로 설계 관련 대상 수상

관련 수업 이수 내역: 컴퓨터 구조론, FPGA 설계, VLSI 설계

석사

자대 석사 4.3

RISC-V 하드웨어/소프트웨어 통합 FPGA 설계 관련 SCI 논문 1편(1저자)

RISC-V 하드웨어/소프트웨어 통합 FPGA 설계 관련 KCI 논문 1편(1저자)

RISC-V 하드웨어/소프트웨어 통합 FPGA 설계 관련 학술대회 1편(1저자)

인공지능 MCU 설계 장려상 수상

관련 프로젝트: 인공지능 관련 MCU 수업 설계 프로젝트 2회 참여,
KCI, SCI 논문 모두 한국전자통신연구원 제1연구원으로 연구 주도하며 설계한 내용을 바탕으로 작성하였습니다.

관련 수업 이수 내역: 고급 컴퓨터 구조론, 운영체제, FPGA 설계

이상으로  제가 진행한 프로젝트와 수업 이수 내역을 정리하였습니다.

제가 멘토님들께 여쭤보고 싶은 질문은 다음과 같습니다.

1) 실제로 현장에서도 RISC-V 설계 연구가 활발한지 현직자 분들께 궁금합니다.

2) 하드웨어 통합을 위해 드라이버 설계 및 Linux 커널과 컴파일러의 일부 기능을 수정한 경험이 있습니다.

이전 기업에서는 혼자서 이걸 진행했단 점을 의심하셔서, 면접에서 이 점을 어필하는게 좋을지 궁금합니다.

3) 작년 상반기 삼성에서 제 연구와 100%일치한 경력직 채용을 진행했었는데, 당시 석사 졸업 이전이라 지원하지 못했습니다.

이런 경력직 채용 내용과 관련된 얘기를 면접에서 얘기를 하며 어필을 해도 괜찮을까요?

4) 삼성 전자 회로 설계 직무에서 가장 중요하게 생각하는 인재상은 어떤 인재상인가요?
(일반적인 성실, 꾸준함, 도전적임과 다르게 정말 중요하게 생각하는 인재상이 무엇일지 궁금합니다.)