학벌로 차별 받지 않으려면 어느 정도의 학교를 가야할까요?

FPGA나 디지털 회로설계는 학벌 영향이 아예 없다고 할 수는 없지만 절대적인 요소는 아닙니다. 상위권 공과대라면 유리한 면은 있으나, 결국 설계 경험과 프로젝트 깊이가 더 크게 작용합니다. RTL 설계, Verilog VHDL 기반 구현 경험, 실제 보드 검증 경험이 있는지가 핵심입니다. 좋은 대학원은 학부를 보지만, 기업은 실질 역량을 더 봅니다. 중상위권 공대 이상이면 충분히 기회가 있고, 이후 연구실과 프로젝트 선택이 더 중요합니다. 학교 간판보다 설계 포트폴리오가 결정적입니다. ★★ 도움이 되셨다면 채택 부탁드립니다 ★★

안녕하세요. 학벌로 인해 서류에서 필터링되지 않거나 무시당하지 않는 수준은 
수도권 주요 공과대학(국숭세단) 이상이라고 보는 것이 일반적입니다.
하지만 현실적으로 회로 설계 분야에서 학벌 차별이 거의 없는 안정권은 소위 서성한(한양대 공대 등) 이상입니다.
물론 지거국의 경우, 해당 지역 내 대기업 사업장과의 산학 협력이 잘 되어 있어, 
실질적인 취업률은 서울 중상위권 대학만큼 높기도 합니다.
하지만 회로설계 분야는 학위보다 무엇을 설계해 보았는지가 훨씬 중요합니다.
들으신대로 설계 직무는 석사 학위가 기본처럼 여겨지는 추세이고, 
석사를 하게 되면 학부 학벌보다는 어느 교수님 밑에서 어떤 연구실 생활을 했는지, 
어떤 칩 제작 경험이 있는지가 보다 중요합니다.

답변이 도움되었다면 채택도 부탁드립니다. 여러 개 중복으로도 가능합니다.~

안녕하세요 궁숭세단 정도의 학교를 나오고 석사급이 대다수인 회로설계이므오로 Cadence, Synopsys 툴 경험 쌓기 Verilog/VHDL로 작은 디지털 회로 구현의 경험이 무엇보다 중요하겠습니다. MOSFET, FinFET 구조와 특성 분석의 경험도 있는게 좋습니다.